`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/11/02 10:16:16
// Design Name: 
// Module Name: decoder_38_sim
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module decoder_38_sim();
    reg [2:0] data=3'b111;
    reg [2:0] en=3'b000;
    wire [7:0] led;
    decoder_38 UUT(.data(data), .en(en), .led(led));
    
    initial begin
        en = 3'b100;  // ENABLE
        // TESTS
        #5 begin data=3'b000; end
        #5 begin data=3'b001; end
        #5 begin data=3'b010; end
        #5 begin data=3'b011; end
        #5 begin data=3'b100; end
        #5 begin data=3'b101; end
        #5 begin data=3'b110; end
        #5 begin data=3'b111; end
        
        #5 begin en=3'b111; end// DISABLE
        #5 $stop;
    end
endmodule
